SISTEMAS DIGITAIS

3º Trabalho de Laboratório Flip-Flops

Objectivo: Pretende-se com este trabalho que os alunos se familiarizem com o uso de elementos básicos de memória, nomeadamente com a utilização de *Flip-Flops*. Este trabalho é considerado para **avaliação de conhecimentos**. No **início da aula** cada grupo mostrará ao docente os elementos de relatório referentes às perguntas teóricas (T). Em caso de erro, estes elementos poderão ser complementados por uma errata elaborada durante a aula. Durante a aula o grupo completará o relatório com as conclusões sobre as montagens (E) que entregará ao docente no **final da aula**.

Nota: Como preparação prévia, deve também ler com atenção o documento "Introdução ao Ambiente de Projecto da Xilinx" disponível na página da cadeira. **Deve ter consigo nesta** e nas aulas de laboratório seguintes cópias dos documentos "Introdução ao Ambiente de Projecto da Xilinx" e "Guia de Implementação de Circuitos na Placa de Desenvolvimento" para utilizar como manuais de utilização.

Parte 1: Exemplo de Aplicação de Flip-Flops

O esquema da Figura 1 implementa um circuito sequencial constituído por 2 Flip-Flops tipo D com uma entrada de *Preset* (Set assíncrono) cada, 2 Flip-Flops tipo D com uma entrada de *Clear* (Reset assíncrono) cada, e por uma porta INV. O esquema deste circuito está no ficheiro lfsr.sch disponível na página da cadeira.




Figura 1

- **1.1** (T) De acordo com as suas previsões teóricas, e considerando INI=0, **complete a Tabela 1** indicando, para cada um dos estados referidos na tabela, qual o estado seguinte.
- **1.2** (T) Indique qual a função da entrada INI e qual o estado dos FFs quando INI=1.
- **1.3** (T) Para o circuito descrito **complete o diagrama temporal**, de acordo com as previsões teóricas do funcionamento deste circuito obtidas em 1.1 (considere que os tempos de propagação dos FF's e das portas lógicas são desprezáveis face ao período de relógio).

1.4 Usando o ambiente de projecto da Xilinx, **execute uma simulação** que permita verificar o funcionamento teórico previsto para o circuito em causa.

Utilize o documento Introdução ao Ambiente de Projecto da Xilinx, acessível a partir da página web da cadeira, como manual de utilização das ferramentas.

Para tal deve começar por criar um novo projecto (siga as instruções do docente sobre a pasta onde deve criar o projecto) e adicionar-lhe o esquema da figura 1 (disponível no ficheiro lfsr.sch) com *Project -> Add Copy Of Source*.

Seguindo a metodologia indicada no manual de introdução defina as formas de onda para os sinais CLK e INI, indicadas na figura 2.





Figura 2

Use "Set End of TestBench" (botão direito do rato) para introduzir a forma de onda até 2000 ns.



Efectue a simulação estipulada comprovando os resultados previstos teoricamente e mostre os resultados ao docente. Comente.

PARTE 2: Realização na Placa de Prototipagem

2.1 (E) Copie para a pasta do projecto criado em 1.4 os ficheiros seguintes (disponíveis na página da cadeira):

Sd.sch - Esquema principal.

Basys.ucf ou Basys2.ucf – Ficheiro de configuração das portas

– use o ficheiro correspondente à placa que tem na bancada, Basys ou Basys2.

<u>Clk div.vhd</u> – Divisor de Frequência - especificação.

Clk_div.sym – Divisor de Frequência - símbolo.

<u>Disp7.vhd</u> – Bloco de controlo do display de 7 segmentos - especificação.

<u>Disp7.sym</u> – Bloco de controlo do display de 7 segmentos - símbolo.

Não modifique os nomes dos ficheiros referidos acima.

Adicione ao projecto os ficheiros <u>Sd.sch</u>, <u>Basys.ucf</u> ou <u>Basys2.ucf</u>, <u>Clk div.vhd</u>, <u>Disp7.vhd</u> com <u>Project</u> -> <u>Add Source</u>.

Abra o esquema clicando duas vezes em cima do ficheiro sd.sch.

Nota: se ao abrir o esquema lhe aparecer uma janela com a mensagem: "Open Schematic File Errors – Out-of-date Symbols" clique em "Update Instances" e em OK.

Este projecto não é mais do que uma interface para o aluno: as entradas e saídas já estão configuradas de acordo com o modelo do dispositivo utilizado na placa de desenvolvimento. Funciona como uma placa de prototipagem virtual, conforme esquematizado na figura 3.

À esquerda do esquema estão as interfaces de entrada correspondentes aos vários interruptores disponíveis na placa. À direita tem as saídas correspondentes aos 4 *displays* de 7 segmentos (acendem o símbolo hexadecimal correspondente ao número binário de 4 bits respectivo) e aos *leds* simples.

No esquema pode deixar as linhas das interfaces de entrada que não usa "no ar" (o programa elimina-as automaticamente) e deve ligar todas as linhas das interfaces de saída que não use a Gnd. Use os símbolos Gnd, para fixar sinais a 0, e Vcc, para fixar sinais a 1.

Inclua o esquema do circuito da Figura 1 (sugerimos que aproveite o esquema da parte 1 fazendo copy-paste).

MEEC

Elimine os marcadores de entrada/saída utilizados no circuito da parte 1. Ligue o sinal de relógio CLK ao sinal clk_slow. Este sinal tem uma frequência de 0,8Hz, o que permite visualizar as mudanças de estado. Ligue o relógio da interface ao display de 7 segmentos a clk_disp. Ligue a entrada INI a um dos botões de pressão.

Ligue as saídas do seguinte modo:

Q0 – ligue a: Led0, disp1_0.


Q1 – ligue a: Led1, disp1_1


Q2 – ligue a: Led2, disp1_2


Q3 – ligue a: Led3, disp1_3

Fixe Aceso1 a Vcc. Fixe Aceso2-4 a Gnd.

Botoes de pressao










Figura 3

2.2 (E) Montagem da placa

Implemente o circuito na placa de desenvolvimento.

Para tal, siga as instruções no guia "Guia de Implementação de Circuitos na Placa de Desenvolvimento". Note que o interruptor da placa deve estar na posição ON.

Verifique o funcionamento correcto do circuito. Mostre-o ao docente. Comente. Explique o que acontece nos *LEDs* simples e o porquê dos caracteres que visualiza nos *displays*.

Indique quais os 3 estados seguintes do circuito, *a partir do estado que lhe for indicado pelo docente*. Justifique sucintamente.

Tabela 1

(n)				(n+1)			
Q3	Q2	Q1	Q0	Q3	Q2	Q1	Q0
0	0	0	1				
0	0	1	0				
0	0	1	1				
0	1	0	0				
0	1	1	1				
1	0	0	0				
1	0	0	1				
1	0	1	0				
1	1	0	1				
1	1	1	0				
1	1	1	1				

Diagrama Temporal

